在大概一周的时间里，主要完成了一件事情，那就是初步完成了测试用的VHDL程序代码。在做的过程中，初次体验到了软件跟硬件的紧密关系，没有硬件的支持，再好的代码也是没用的。原计划要花个一两周的时间专门来写的程序，结果两天就写好了，是我对他的估计错误，其实程序是很简单的，就是一个初始化和循环的状态。程序写好后，在quartusii下仿真，问题出来了，硬件资源不够用。给老师汇报之后，老师说叫我先优化一下程序再看看。我花了一个晚上和一个上午来修改程序，但是无论怎么改，资源问题都难以解决，因为程序实在是太简单了，没有多少可以改动的地方，我能做的就是调整一下变量的属性，看看它作为信号节省空间还是作为变量好。有时候我把一开始有的分频模块去掉了，但是奇怪的是程序利用的资源却更多了，真有些搞不懂那个综合器。真是有点巧妇难为无米之炊的感觉，呵呵。后来我就直接跟老师说了，说我实在是没辙了，资源不够用，以后扩展的时候会有问题的。老师最后没办法也只好换了个容量稍大一些的，但是和原来的比起来芯片的面积的确是大了很多。
         之后就开始布局布线了。对于pcb板子的大小，最好是通过File面板中的New from template 下的PCB Board wizard 来创建，否则在创建好的pcb文件中难以改变板子的大小，在dxp中，我到现在还没有找到调整board大小的方法，只有调整sheet的选项。再放置元件的时候可以通过和原理图的互动来调整连接线的位置，以方便布线。关于去耦电容的放置方法，我开始时候不知道，就按原理图上的连接方法直接连接在一起，后来研究生指导对我说我这样的放法是起不到去耦的效果的，应该是在每一个DVDD或者AVDD端口前放个去耦电容，然后在片子中央放个去耦的大电容，这样的效果最好了。我辛苦了半天的东西就这样白费了，呵呵，不过学到了东西也是值得的。毕竟PCB布局布线是一个经验性很强的事情，做得多了就知道该怎么做会更好了。

2008年3月16日