查看文章 |
关于tape-out技术细节的一点点补充
2007-06-20 4:14 P.M.
单独开一篇来补充一下关于这个死去活来,活了又最后死掉的tape-out以及VLSI设计的一些问题。
(原创,谢绝转载) 这次tape-out用的是IBM90nm技术,芯片面积上限为6mmx6mm,算是相当大的面积了(最早的奔腾4 Northwood核心面积大概是12mmx12mm)。而我们的最终成品面积,如果不算Pad(就是芯片边缘用于接导线的触点)的话,仅仅是110umX45um。事实上,我们最终成品的面积比一块Pad还要小得多,但我们一共需要13个Pad。如果在这一个芯片上只放我们这一个设计的话,将会产生很多很多问题。比如说Metal Density的问题,简单来说就是芯片上必须有足够密度的金属导线。因为Pad太大我们的设计太小,导致最后会出现一堆空白的空间,这肯定会引发Metal Density的问题。所以在我们忙于layout的同时(或许更早的时候),实验室的另一个家伙(从来没见他在实验室出现过),用Verilog完成了一个SRAM,而他的设计比我们的要大的多。 贴几张图: 这是我们的设计,一个All Digital Delay Lock Loop(呃,我不想解释这个是干什么的)大概有3000多个晶体管。尺寸110umx45um。 这个是某人设计的SRAM(点开了看也是啥也看不清)晶体管数目不祥,反正比我们的至少多100倍。尺寸:2490umx1440um(不包括Pad,就是外面那一圈) SRAM设计和我们的设计大小对比(不点开看不清)左上角那小小的一点就是我们的全部设计…… 外面红色那一圈是一个个pad。 这里穿插讲一下Full Custom Layout(我们的设计)和Verilog/VHDL Auto Place and Route(另一个人的设计)的区别。 简单来讲,Full Custom Layout(画长方形)就是人手(当然有CAD工具的辅助)把一个个晶体管和金属导线画出来。而Auto Place and Route则是用写好的代码(Verilog或者VHDL)来生成最终的电路。这个生成的过程和软件代码的编译有些类似。并且最后的成品是跟之前Full Custom Layout一样的电路,只是所有晶体管和导线的摆放和连接都是自动完成的。除了完成硬件代码和给定一些参数之外,还需要一个Standard Cell Library(基本库,编译生成电路的基本单元。实际上也是Full Custom Layout,只不过在这里通常是预先给定,不需要再单独制作) 所以说,比较大型或者说复杂的设计通常使用代码完成的,因为不需要手动绘制所有的晶体管和导线(画长方形真的很痛苦)但是由于一些限制,导致这个自动生成硬件的过程十分漫长(当然,如果你拿超级计算机来跑会快一些)而且最终的结果(速度,芯片大小)不一定比Full Custom Layout好。简单来说,Auto Place and Route可以极大的减少工作量提高效率。但是最后的结果不一定比Full Custom Layout好。不过如果考虑到Full Custom设计消耗的时间,产生错误的几率,除虫的难度等要远远大于Auto Place and Route。所以对于大型设计,通常都是采用Auto Place and Route。 回到我们的设计。本来加入了这个SRAM(其实实验室里众人是以这个为主而忽略我们的存在…谁叫我们是实验室里唯2的本科生)可以解决我们设计面积太小的问题,只不过在某人完成他的SRAM的过程中,并没有给我们预留多余的Pad。这样一来,我们就要考虑和这个现有的SRAM共享一些Pad(比如说供电)只是当时联系不上SRAM的主人,不敢贸然改动他的设计。毕竟我们不希望由于我们的改动导致最后芯片成为废品。这样以来只能考虑在原有设计的基础上增加一些Pad,这样既可以保证原有设计,又可以把我们的设计塞进去。但是这样又需要重新运行Place and Route和DRC…… 而单是重新运行Place and Route需要至少3个小时(学校的4路3.4G Xeon服务器能力有限……)并且就算完成了Place and Route还要折腾DRC,面对一大堆什么Metal Density(这是唯一我知道肯定会出现的问题)之类的乱七八糟的问题。这DRC又需要4个小时。而deadline又在眼前,最终只好被迫放弃了。 词汇(似乎是按照在文中出现的顺序排列的): tape-out:之前的帖子里面有解释。 VLSI:Very Large Scale Integration,超大规模集成(电路) Pad:触点?文中有解释。 SRAM:Static Random Access Memory;静态随机存储器(通常拿来做CPU的缓存)。 Metal Density:金属(导线)密度。文中有解释。 Full Custom Layout:呃,“画长方形”…… (原谅我的翻译) Auto Place and Route:呃,自动生成电路…… (原谅我的翻译) DRC:Design Rule Check。画长方形有着许多要求(长度宽度大小的限制。不同的工艺要求也是不同的)而最后的设计必须满足所有的要求(否则在制造过程中可能会出错) P.S. 这个罗嗦的要死的VLSI设计用这一篇是不可能讲清楚的。 若有相关问题,可以直接问我,欢迎切磋………… |
最近读者:




