PLL（phase lock loop）是一个控制系统，产生与参考（reference）信号固定相差的信号。一个PLL电路response to 输入的信号的频率和相位，自动升高或降低一个振荡器的频率和相位直到与输入信号match。PLL是一个使用负反馈的控制系统。

PLL大量用于无线电、电信和电脑及其他电子设备，产生稳定的频率，从一个噪声通道中恢复信号，or distribute clock timing pulses in digital logic designs such as microprocessors。

PLL可以看做是给吉他调音。

Software-defined radio
无线通信的组件一般用硬件来实现，像mixers, filters,amplifiers,modulators/demodulators, detectors等等，软件无线电就是用PC或者嵌入式设备来实现这些功能。相当多数量的信号处理都有通用处理器完成，而不是由专用的硬件完成。这样的设计使得只要更改软件就可以传输不同的无线电协议。SDR和software defined antennas是认知无线电的enabler。
一个典型的SDR系统式一个装备了声卡或者AD转换器的PC，在这之前有RF front end。
这个理想的方案还是不能完全实现。主要的问题就是AD和DA转换，

The aim of digital modulation is to transfer a digital bit stream over an analog passband channel, for example over the public switched telephone network (where a bandpass filter limits the frequency range to between 300 and 3400 Hz), or over a limited radio frequency band.

The aim of analog modulation is to transfer an analog baseband (or lowpass) signal, for example an audio signal or TV signal, over an analog passband channel, f

转载自Google黑板报http://www.google.cn/ggblog/googlechinablog/2008/11/blog-post_4659.html

2008年11月5日 下午 09:34:00

转载自Google黑板报http://www.google.cn/ggblog/googlechinablog/2008/11/blog-post_3826.html

转载自Google黑板报http://www.google.cn/ggblog/googlechinablog/2008/11/blog-post_39.html

发表者：Google（谷歌）研究员 吴军

我们在前面介绍了信息科技产业的生态链。这一章是它的姊妹篇，我们将介绍信息产业的其它规律。其实很多观点我在前面的章节中已经提到过了，这里再系统地介绍它们，帮助我们更好地了解整个信息科技产业的变迁的内在原因。

from wikipedia

"virtual memory"不仅仅是“使用disk space 来扩充 physical memory size”，而且使用contiguous virtual memory addresses来重新定义地址欺骗程序他们正在使用一大块的contiguous addresses.