编者按：这篇文章成文于2003年2月21日发表在《大众硬件》上，被连载了2期。这是一篇很好的技术文章，也是我拿得出手可以炫耀的作品。文章中有一处图片错误，我直到自己拿到杂志才看出来。整篇排版的编辑半个字都没改动，不能怪人家懒，只能说他这方面的知识比较苍白不敢改。这里贴出来的文章还有那处图片错误，细心的朋友应该能找出来。
封装技术大史记
对于CPU，大家已经很熟悉了，相信你可以如数家珍似地说出各款CPU的型号特点。但谈到CPU和其他大规模集成电路的封装，真正熟悉的人便寥寥无几了。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电器性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。芯片通过导线连接到封装外壳的引脚，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对于集成电路来说起着重要的作用。
人类迈入了21世纪，可以说今后世界的发展都是建立在电子工业的基础上，而电子工业的基础则是IC制造技术。芯片封装技术的目的在于赋予IC晶片一套组织架构，使其能够发挥稳定的功能。以芯片的整个制造过程而言，芯片封装技术属于产品后半段的制造技术，因此封装技术常常被认为仅仅是芯片电路制造技术的配角之一。事实上，封装技术的范围涵盖广泛，他应用了物理、化学、机械、材料、机电等等知识，也使用了金属、陶瓷、高分子等各式各样的材料。在微电子领域中对芯片的功能要求越来越高，对芯片的使用环境越来越苛刻。开发芯片封装技术的重要性不亚于芯片制造技术和其他微电子相关技术，故世界上各大微电子公司都争相研发新一代的封装方式，以求得技术的领先。
封装的主要生产过程包括：晶圆切割，将晶圆上每一晶粒加以切割分离。粘晶，（Die-Attach）将切割完成的晶粒放置在导线架上。焊线，（Wire Bond）将晶粒信号接点用金属线连接至导线架上。封胶，将晶粒与外界隔绝。检切/成型，将封胶后多余的残胶去除，并将导线架上IC加以检切成型。印字，在IC表面打上型号、生产日期、批号等信息。检测，测试芯片产品的优劣。
封装在IC制造的流程中的位置
怎样衡量一个芯片封装技术是否先进呢？首先，要看芯片面积与封装面积之比，这个比值越接近1越好。当然这个比值永远也不可能等于1，那应该称作“裸晶”。例如采用40根引脚的塑封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/15.24×50=1:86离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。接着要看引脚的设计。理论上来说引脚要尽量的短，以减少信号延迟；引脚间的距离要尽量远，以保证互不干扰。但是随着晶体管集成的数量越来越庞大，单一芯片中附加的功能越来越多。引脚的数目正在与日俱增，其间距也越来越小。引脚的数量从几十根，逐渐增加到几百根，今后5年内可能达2千根。基于散热的要求，封装越薄越好。随着芯片集成度的提高，芯片的发热量也越来越大。除了采用更为精细的芯片制造工艺以外，封装设计的优劣也是至关重要的因素。设计出色的封装形式可以大大的增加芯片的各项电器性能。如比较小的阻抗值、较强的抗干扰能力、较小的信号失真等等。
芯片的封装技术经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM。技术指标和电器性能一代比一代先进。下面就给大家介绍芯片的各种封装技术。
DIP封装
在70年代流行的是双列直插封装，DIP(Dual In－line Package)是指采用双列直插形式封装的集成电路芯片。绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。是Intel 8位和16位处理芯片采用的封装方式，缓存芯片、BIOS芯片和早期的内存芯片也使用这种封装形式。它的引脚从两端引出，需要插入到专用的DIP芯片插座上。当然，也可以直接在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在插座上插拔时应特别小心，以免损坏引脚。后来衍生的DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP。封装的材料也是多种多样的，含玻璃陶瓷封装，塑料包封装，陶瓷低熔玻璃封装等等。DIP封装适合焊接在早期的单层PCB电路板上，采用穿孔焊接方式操，焊接作方便。但是由于芯片面积与封装面积之间的比值较大所以体积也较大发热量也很高。
主板上采用DIP封装的BIOS芯片。
芯片载体封装
80年代出现了芯片载体封装，这些载体的封装形式包括：无线陶瓷芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package) 、小尺寸封装SOP(Small Outline Package) 、塑料有线芯片载体PLCC(Plastic Leaded Chip Carrier)。
PQFP的封装形式最为普遍。其芯片引脚之间距离很小，引脚很细，很多大规模或超大集成电路都采用这种封装形式，引脚数量一般都在100个以上。Intel系列CPU中80286、80386和某些486主板芯片采用这种封装形式。此种封装形式的芯片必须采用SMT技术（表面安装设备）将芯片与电路板焊接起来。采用SMT技术安装的芯片不必在电路板上打孔，一般在电路板表面上有设计好的相应引脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。SMT技术也被广泛的使用在芯片焊接领域，此后很多高级的封装技术都需要使用SMT焊接。
以下是一颗AMD的QFP封装的286处理器芯片。0.5mm焊区中心距，208根I/O引脚，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1:7.8，由此可见QFP比DIP的封装尺寸大大减小了。
PQFP封装的主板声卡芯片
采用QFP封装，44针引脚的芯片示意图
SOP具有多变的引脚数，和灵活小巧的尺寸。在它的基础上又发展出更为轻薄的TSOP(Thin Small Outline Package)封装技术。但因为此种封装引脚的距离仅仅为1.27、1.0、0.8mm。所以不能集成过多的引脚，一般都在8至48个之间。所以TSOP成为了最为普及的内存封装形式。TSOP内存封装技术的一个典型特征就是在封装芯片的周围做出引脚，如SDRAM内存的模组两侧各有两排引脚，SGRAM内存的模组四面都有引脚。TSOP适合用SMT技术在PCB电路板上安装布线。TSOP封装外形尺寸时，寄生参数会相应减小(电流大幅度变化时引起输出电压扰动的电器参数)，适合高频应用，封装操作比较方便，可靠性也比较高。随后改进和衍生的TSOP技术目前广泛应用于SDRAM内存的制造，不少知名内存制造商目前都在采用这项技术进行内存封装。
采用SOP封装，28针引脚的芯片
PLCC封装也算是比较常见的。这种封装形式外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。现在大部分主板的BIOS都是采用的这种封装形式。
PLCC封装的主板BIOS芯片
PLCC封装示意图
3、PGA封装
随着半导体工业飞速发展，需要的引脚数不断增加，再停留在周边排列引线的老模式上，即使把引线间距再缩小，也不能解决引脚增多的困扰，于是提出了面阵排列的新概念。阵列式封装就这样诞生了。
PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，以芯片为中心在四周围成2-5圈引脚。安装时，将芯片插入专用的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现了一种ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF(Zero Insertion Force Socket)零作力插座。这也是Socket结构CPU独有的插座。通过插座旁边的杠杆开合，可以调整插座内部对引脚的阻力，从而牢固地锁定CPU。即使多次更换CPU也不会造成磨损。ZIF插座的出现解决了CPU日后升级的大问题。只要用户主板的芯片组支持，就可以升级为更快的CPU。
ZIF插座
PGA封装在高密度封装上占有多年的优势，其大部分产品被应用于高引脚数、高功率、高效能的电脑上。一般引脚数目在100至500之间。在Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。当然在PGA基础上还衍生出了很多封装形式。CPGA（Ceramic Pin Grid Arrau Package 陶瓷针脚网格陈列封装）适用于Intel Pentium MMX、AMD K6、AMD K6－2、AMD K6 Ⅲ、VIA Cxrix Ⅲ、Cxrix/IBM 6x86MX、IDT WinChip C6和IDT WinChip 2处理器。PPGA(Plastic Pin Grid Aoray Package塑料针脚网格陈列封装)，适用于Intel Celeron处理器(Socket 370)的封装方式。
还有Coppermine内核的奔腾3和赛扬2所采用的FC-PGA (Flip Chip Pin Grid Arrax，反转芯片针脚栅格阵列)封装，和新的Tualatin内核的奔腾3和赛扬3的FC-PGA2封装。两者最主要的区别就是在于后者在顶部多了一个金属盖。这是由于用户反映早先的奔腾3的核心非常脆弱。硕大的散热片很容易压破核心。其前缀FC是指以不同的连线材料和方法使晶片正面向下完成电路连线，其引脚从底端引出，并形成规则的阵列。这样可以集成更多的引脚数量，降低电子的延迟，缩小电路板尺寸，降低封装成本，具有较高的降伏强度和较高的可靠度。
FC-PGA同FC-PGA2封装的差异
SEC封装
在1997年伴随着奔腾2的发布，Intel也带来了新一代的Slot 1接口技术。但是由于支持此种接口的CPU封装工艺复杂、成本极高。Slot X架构的CPU不再用陶瓷封装，而是采用了一块带金属外壳的印刷电路板。在该印刷电路板上集成了处理器部件。由于当时的生产工艺比较落后，0.35微米工艺的情况下，处理器的L2缓存电路不可能集成在处理器内部。所以我们看到的基于Slot 1接口的PII处理器，在电路板两侧有两块大大的L2缓存芯片。此后随着0.25微米工艺的成熟，L2已经可以集成于处理器内部。因此在此后的奔腾3处理器推出不久Socket接口的处理器全面复辟。在此同时AMD为了与Intel抢夺市场也推出了类似的Slot A接口。从外观上看Slot 1与Slot A并无太大差别，在主板上两者摆放的方向正好相反。
老PII的CPU核心两侧有两个硕大的L2缓存芯片
此种封装外壳称为SEC(Single Edgecontact Cartridge)单边接插卡盒。SEC卡设计是插到Slot X插槽中，尺寸相当于一个ISA插槽的大小。所有的Slot X主板都有由两个塑料支架组成的固定装置，SEC卡可以从两个塑料支架之间插入Slot X槽中。其中，Intel Celeron处理器是采用SEPP(Single Edge Processor Package)单边处理器封装；而PentiumⅡ是采用SECC(Single Edge Contact Connector)单边接触连接的封装；Intel的PentiumⅢ是采用SECC2封装。AMD基于Slot A接口的K7 Athlon处理器也是采用SEC封装。
BGA封装
90年代随着集成电路技术的进步、设备的改进和亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅晶芯片集成度不断提高，并且对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装形式的基础上，又增添了新的球栅阵列封装，简称BGA(Ball Grid Array Package)。它算是第三代面矩阵式（Area Array）IC封装技术。它在晶粒底部以阵列的方式布置许多锡球，用这些锡球代替传统的导线架，每个锡球就是一个引脚，锡球规则的排列在芯片底部，就形成了这种独特的封装结构。
封装时所采用的锡球
BGA一出现便成为CPU、南北桥等超大规模芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。很多半导体公司普遍采用这种集成度很高的封装形式，其单独的芯片里可以集成达300万只以上晶体管。许多功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ以及i850芯片组等均采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA（Ceramic BGA）。并且Intel开始在芯片上安装微型风扇散热片，从而使电路的稳定可靠的工作。
世界上首款BGA封装的主板芯片组i850
球栅阵列封装技术具备许多传统封装工艺中不可多得的好处，它能在更小的面积内提供更多的引脚数，产生一个强劲的“球” 结构，无缝地集成到制造过程中。其封装面积只有芯片面积的1.5倍左右。与 PLCC 或 PQFP 封装相比，BGA 封装明显节省电路板面积。例如，与标准的 44 针 PLCC 相比时，新的 49 球 CBGA 封装几乎节省 84% 的电路板面积。BGA 封装工艺具有多种选择包括: 49、100、144、208、256、272、388、484、492、676 球。封装尺寸和高度的减小使印刷电路板空间节约多达 84% 。BGA封装具备更好的器件噪声特性和功率管理特性。
BGA可以使芯片做的更小
BGA的另一个主要优势是成品率高。Motorola和Compaq等公司声称，在其包含160至225条I/O引线的0.05英寸间距封装中，产品基本没有缺陷产生。而其他的全自动工厂中，具有相同I/O引线数的细间距器件的失效率为500或1000PPM。目前主流BGA封装I/O引线在400至700条，日本甚至报道了2000条I/O引线BGA封装的研发成果。
随着Intel BX主板和Super7结构主板的逐渐盛行，100MHz外频已占据了市场的主导地位。为了能与之更好的配合，内存产品也相继出台。Intel的PC-100内存标准，更在这样一个大环境中应运而生。在Intel官方文档中规定，内存的时钟频率是100MHz且读取速度要达到167MHz。但是传统内存IC采用TSOP封装形式，它在超过150MHz后，会有很大的信号干扰和电磁干扰。因此，对于用TSOP封装的PC-100内存来说，在100MHz外频下已显的有些力不从心了，就更不要说马上要问世的PC-133标准了。此后我国台湾厂商KINGMAX于1998年8月发布了Tiny-BGA封装技术。事实上，Tiny-BGA技术可视为超小型的BGA架构。采用Tiny-BGA封装会更小些，大约只有1.2倍左右。它大大增强了PC-100的使用效率，提供更好的散热系数，并大幅降低了电磁波影响。发布之后很快便有成品正式上市，取代传统的TSOP技术成为内存中的“新贵”。它被应用在很多高档的显示卡中。后续的DDR和DDRII内存大多数也采用了Tiny-BGA封装。
kingmax最新的彩色Tiny-BGA封装的256MB DDR 400内存
μBGA(Micro Ball Grid Arrax)微型球栅阵列封装。μBGA封装是在BGA基础上做了改进，按0.5mm焊区中心距，芯片面积与封装面积的比大于1∶1.14。成品内存条在封装的外面还有一层坚固的金属外壳，在抗干扰能力方面相当出色。它是Tessera公司的独家专利，尤其适合工作于高频状态下的DRDRAM，但制造成本极高昂，目前主要用于Rambus内存中。
揭开外层金属壳的Rambus内存
CSP封装
在BGA技术开始推广的同时，另外一种从BGA发展来的CSP封装技术开始出露端倪。这就是传说中的CSP封装形式。它的全称为Chip Scale Package，为芯片级封装的意思。作为新一代的芯片封装技术，在BGA、TSOP的基础上，CSP的性能又有了革命性的提升。CSP封装可以让芯片面积与封装面积之比超过1：1.14。已经非常接近于1:1的理想情况。同等空间下相对于BGA封装，CSP封装可以将存储容量提高三倍。 它的绝对尺寸仅有32平方毫米，相当于TSOP封装面积的1/6。在相同体积下，内存模组可以装入更多的芯片，从而增大单条容量。CSP封装也非常的薄，金属基板到散热体的最有效散热路径仅有0.2mm。在相同的芯片面积下CSP所能达到的引脚数明显的要比TSOP、BGA引脚数多的多。TSOP最多为304根引脚，BGA能达到600根引脚的极限，而CSP理论上可以达到1000根。由于如此高度集成的特性，芯片到引脚的距离大大缩短了，线路的阻抗显著减小，信号的衰减和干扰大幅降低。这也使得CSP的存取时间比BGA改善15%~20%。
市面上较早的CSP封装内存是金邦科技公司推出的所谓tCSP封装（thin Chip Scale Packaging）。它具有数据传输速度快，高容量扩充，有着很好的散热性和耐用性。采用tCSP封装技术的芯片，体积较小，只有TSOP封装芯片的一半，因而在单位面积相同的底板上可比TSOP多插一倍芯片，从而增加内存容量。目前，采用tCSP的内存容量SDRAM可高达1GB。根据tCSP内存体积小的特性，令其应用面大增，尤其适合于笔记本电脑等只有有限安装内存空间的产品。tCSP的独特结构，使其传导性和对流性有显著的改善，进而提升了芯片的散热能力。凭借如此先进的封装2002年6月份金邦成功发布了全球首家DDR433内存。
tCSP封装的DDR433内存条
随后，Kingston发布了自行研发的专利EPOC(Elevated Package Over CSP)三维内存模组双层封装技术。看上去它更像TSOP与CSP的结合体，顶层TSOP封装的芯片包裹着下层的超小型CSP封装的芯片。在两个芯片之间没有使用芯片组的互连技术或物理上的接触，它并不是真正意义上的MCM封装。顶层与底层芯片之间允许有空气通过，有效地提高了散热效率。由于EPOC在同一片电路板上可以集成更多的内存颗粒，所以作为未来的新式封装技术，有效地控制了服务器内存的价格，并且提升了高容量模组的性能价格比。它也给予其他封装设计人员很多启示，三维封装模组技术和多种封装方式的结合技术翻开了新的一页。
内部的CSP封装的芯片
EPOC的刨面图
MCM封装
在看过上述的各种封装技术之后我们不难看出，单一形式的封装技术总是存在或多或少的缺陷。仅仅使用一种封装技术不能满足多种领域的需要。因此把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMT技术组成多种多样的电子模块系统，从而产生了MCM(Multi Chip Model)多芯片模块封装。MCM的好处是显而易见的。它可以使内部封装的晶片之间更快的传递信息，减小芯片的体积和重量，使芯片具有更高的稳定性。但是MCM的设计和研发的工序比较复杂，而且成本也相对较高。
同样的大小的晶片，MCM有着更小的体积。
在MCM的基础上又开发出3D结构的封装，也就是说将多块晶片垂直叠加在一起，形成晶片组，然后再将其打包封装。如此一来，更能提高芯片的各种电器性能，使芯片功能更加强大。其中关键是导线的连接问题。业界通常把小于100微米的线宽称为精细线(very fine)，现在线宽最小可以做到50到35微米之间，该线宽能满足现在及今后一段时期的需求。“超细线”(Ultrafine)指的是宽度为15微米以下线宽，该线宽能够满足在未来几年后精密间距阵列内连倒装芯片的要求。目前IBM、SUN等多家大型半导体公司正在开发基于低成本材料的 “极细线”和“超细线”工艺，以期满足下一代超大规模集成电路的封装和其它应用的需要。
细细的导线连接着多层晶片
BBUL封装
看到这我们要问未来的处理器如何封装？答案是：BBUL（Bump less Build-Up Layer）内建非凹凸层封装。它是Intel未来几年内力推的处理器封装技术。最初由英特尔的ATD（Assembly Technology Development，装配技术研发组）率先提出的技术。虽然这个技术在5 - 6年内还没有需要用到，但确实改变了传统的封装观念。尽管AMD的处理器在指令的执行效率和芯片的性能上超过Intel的芯片，但在制造工艺研发与应用方面却远远不及Intel那么超前。Intel甚至有一个独立部门从事封装技术的研发，其工作的员工超过900人，每年都投入相当可观的研发经费来研究测试新的封装技术。（现在你知道为什么P4比Athlon卖的贵了吧）Intel已有能力在处理器内集成10亿个晶体管，并把工作频率提升到10GHz以上。
BBUL封装的内部构造
BBUL把硅片集成到内核中，制造CPU只需单层封装，并让硅片嵌入在封装之内。BBUL无须更多的焊点，硅片直接嵌入到电路板中，内核厚度不会高于封装表面。再加上热量延展保护金属，使得错误安装损坏的可能性大大降低了。它让硅片更接触CPU底部的电容器，增加了信号传输效率，物理体积也大大缩小。BBUL芯片使用的内核晶片与0.13微米工艺的Northwood差不多，但是两者的体积相差很大。BBUL的最大好处是类似MCM封装那样，在单芯片中可以集成多个处理器内核，使用内部高速互连比外部总线快得多。这种设计对未来的多内核处理器来说有极大的促进作用。
与P4的封装相比轻薄了许多
总结
喷了这么多口水，终于把封装技术的过去、现在、未来说完了。各位看官现在请不要扔掉杂志去做眼保健操，而回过头来把上述的各种封装再次回味一下。从这小小的封装技术中能品味出半导体的发展历程是多么的艰辛和曲折。您在看看身边的电脑，那些大大小小花花绿绿的芯片，都是数代业界的精英的辛劳的结晶啊！想必每个享受到现代电脑科技的人，都会对眼前的电脑有另一番感悟。也许我们今后未必能对科技的发展起到多大的贡献，但是我们应该为那些曾经做出过贡献的人，表示深深敬意。
